【中文题名】 亚100nm SOIMOSFET器件新结构及其性能研究 【英文题名】 New Structure and Device Performance Research of Sub-100nm SOI MOSFET 【中文摘要】 绝缘体上硅器件(SOI)具有结电容小、抗辐射性能好、优良的亚阈区特性、消除了闩锁效应、适于低压低功耗工作等优点，而被称为“二十一世纪的硅集成电路技术”。本文在简要介绍SOI技术及其制造方法的基础上，讨论了缩小到亚 100nm的CMOS器件所面临的挑战，如量子效应限制、杂质随机分布的限制、各种泄漏电流的增加、载流子迁移率的退化、源漏串联电阻的增加等等。然后，介绍了为克服上述种种限制而出现的新的器件结构，及其设计灵活性和友好性。最后，采用器件模拟软件MEDICI，讨论了器件尺寸缩小对器件各种性能的影响，如阈值电压、亚阈 【英文摘要】 Silicon-on-insulator(SOI) device has the advantages of small junction capacitance, good resisting-radiation property, superior subthreshold characteristics, eliminating the latchup effects, suitable to low-voltage low-power operation, etc. It is known as "the 21st silicon integrated circuit technology". In this paper, the SOI technology and its fabrication process are introduced briefly. Then, the challenges to sub-100nm CMOS devices are discussed, such as quantum confinement, carriers random-distributio 【中文关键词】 绝缘体上硅. 亚100nm. 全耗尽. 新结构. 特性. 【英文关键词】 Silicon-on-insulator. Sub-100nm. Fully-Depleted. Characteristics. New Structure. 【论文级别】 硕士 【学科专业名称】 微电子学与固体电子学 【论文提交日期】 2005-01-01 第一章 绪论 7-10 1． 1 纳米技术的发展及其面临的问题 7-8 1． 2 SOI的发展现状 8-9 1． 3 本文的内容安排 9-10 第二章 SOI技术与SOI器件原理 10-14 2． 1 SOI技术概述 10-12 2． 2 SOI材料制备方法简介 12-13 2． 3 本章小结 13-14 第三章 缩小到纳米尺寸的CMOS器件面临的挑战 14-26 3． 1 器件尺寸缩小对工艺技术的挑战 14-15 3． 2 多晶硅耗尽效应 15-17 3． 3 栅介质 17-17 3． 4 量子效应的影响 17-18 3． 5 提高载流子迁移率 18-19 3． 6 源漏串联电阻 19-19 3． 7 杂质随机分布的影响 19-21 3． 8 阈值电压减小的限制 21-25 3． 9 本章小结 25-26 第四章 新型SOIMOSFET结构研究与进展 26-36 4． 1 多栅SOI MOSFET器件性能比较 26-30 4． 2 器件尺寸比较 30-31 4． 3 新型三栅SOIMOSFET结构 31-33 4． 4 用多晶硅提升源、漏区的UTB SOI器件 33-35 4． 5 本章小结 35-36 第五章 亚100nm全耗尽SOIMOSFET特性研究 36-57 5． 1 MEDICI简介 36-40 5． 2 亚100nm SOI MOSFET器件模拟的理论基础 40-44 5． 3 亚100nm SOI MOSFET阈值电压的模拟 44-51 5． 4 亚阈区斜率、开启/关断电流等性能的仿真 51-55 5． 5 器件结构参数的优化 55-56 5． 6 本章小结 56-65 结束语 57-58 致谢 58-59 参考文献 59-65 硕士在读期间公开发表的研究论文和参加的研究课题 65-65